PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-189677

(43) Date of publication of application: 27.10.1984

(51)Int.Cl.

H01L 29/78 H01L 29/52

11012 29/3

(21)Application number : 58-064714

(71)Applicant: FUJITSU LTD

(22)Date of filing:

13.04.1983

(72)Inventor: NAKANO ATSUSHI


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To reduce resistance, by selectively performing epitaxial growing on a silicon surface, which is to become the junction part between a source region and a drain region, then performing ion implantation, thereby forming a shallow junction layer in a substrate.

CONSTITUTION: A field oxide film 2 is formed in an inactive region of a silicon substrate 1.

Thereafter, a gate insulating film 3 is formed. Then polysilicon is grown. A gate electrode 5 is formed by patterning the polysilicon. The surface of the gate electrode 5 is oxidized. Then, the oxide film is etched, and only the silicon surface of a source and drain forming region is exposed. Thereafter,



an epitaxial single crystal thin film 9 is grown. Then, arsenic ions are implanted in the source region and the drain region. Heat treatment is performed, and a shallow junction is formed at a part deeply separated from an epitaxial-silicon interface.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

19 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—189677

f) Int. Cl.³H 01 L 29/7829/52

識別記号

庁内整理番号 7377-5F ❸公開 昭和59年(1984)10月27日

発明の数 1 審査請求 未請求

(全 4 頁)

⑤半導体装置の製造方法

②特

>

顧 昭58-64714

20出

頭 昭58(1983)4月13日

⑫発 明 者 中野淳

川崎市中原区上小田中1015番地

富士通株式会社内

加出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡宏四郎

明 相 曹

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

半海体基板上にゲート絶縁膜を形成し、 該絶縁 販上にゲート電極を形成し、次いで磁ゲート電極 に隣接する位置にソース及びドレイン形成用窓を 形成して、 該窓に単結晶半導体薄膜をエピタキシ ヤル成長により前記ゲート上面位置付近まで成長 させ、 該エピクキシャル単結晶薄膜と半導体基板 の界面下にソース及びドレイン用接合を形成する 工程 # を具備したことを特徴とする半導体装置の 関進方法。

3. 発明の詳細な説明

(4) 発明の技術分野

本発明は半導体装置の製造方法、特にMISトランジスタの投いソース及びドレイン領域の形成と、配線の断線防止を同時に行えるようにした半導体装置の製造方法に関するものである。

Di 技術の背景

近年、MISトランジスクはますます高密度化される傾向にあり、MISトランジスクの横方向のみならず線方向も縮小しなければならない。

特に拡散層の深さを浅くして高密度化すると共 に、使用回路でのスイッチング・スピードをあげ るという要求が強くなってきている。

(c) 従来の技術と問題点

第1図は従来の半導体装置、例えばM1Sトランジスクの製造方法を説明するための図であり、同図に於いては、1はシリコン基板、2はフィールド酸化版、3はゲート超極膜、4はソース領域、5はゲート電極、6はドレイン解域、10は絶縁 盾(例えばPSG)、11は配線層(アルミニウム(M1))をそれぞれ示す。

従来、このようなMISトランジスクのソース 及びドレインの接合の形成には、熱拡散法に比べ て不純物濃度の均一性の極めて良いイオン注入技 術が使用されるようになった。

例えば、シリコン表面にヒ業(As)をイオン法 入して拡散層を形成したMISトランジスタでは、 り に傾談いソース及びドレイン報告の形成が可能にはなるが、極浅の接合とした場合はこの施政 際の抵抗が高くなり、使用回路によってはスイッ チング・スピードが速くならないことが問題になっている。

従って、高速度化するにはソース及びドレイン 領域を残くすることによってMISトランジスク のケート長を短チャネル化し、かつ浮遊容量を減 らし、同時に拡散層の抵抗を低くする必要がある が、従来の技術では拡散層を残くすれば、たとえ 高速度化しても固溶展があるためそれ以上は抵抗 が下がらないので、抵抗が高くなる問題があった。

前、高密度化にともない電極配線も複雑になり、 断線防止が期待されている。

は 発明の目的

をそれぞれ示す。

本宛明は上記従来の欠点に鑑み、MISトランジスタの拡散層の抵抗を下げ、使用固路での動作 速度等の改善を計ると表に、高密度化にともない 断線のない電極配線を行い高値類化を計ることを 目的とするものである。

半導体薄膜層、10は絶縁層(例えば、PSG膜

)、 I 」は電極配線としてアルミニクム (AI) 層

、 次ぎに、第3図 A . B . C . D . E . を参照して本発明の実施例について詳細に説明する。

同図に於いて、Aは従来の方法により、シリガ形はこれで、Aは従来の方法には飲化院 2 が形成し、不然性領域に対けるを形成し、が一下絶縁になり、立て、が一下絶縁である。大一大 2 が 2 で 2 のの で 3 のの

(5) 発別の構成

そしてこの目的は本発明によれば、半導体基板上にゲート地種験を形成し、該絶縁膜上にゲート電極を形成し、次いで該ゲート電極に勝慢する位置にソース及びドレイン形成用窓を形成して、該に単結晶半導体機膜をエピクキシャル成長により前記ゲート上面位置付近まで成長させ、該エピクキシャル単結晶環膜と半導体基板の界面下によりましたことを特徴とする半導体装置の製造方法を提供することによって逐成される。

(1) 発明の実施例

以下、本発明の実施例を図面によって詳述する。 第2図は本発明実施例による半導体装置の製造方 法を示す図である。

同図に於いて、1、2、3、5、10、11、 の符合は第1図と同一物及び相当物を表わす。7、 8 は後い接合、つまりシャロージャンクション (shallow juaction) を有するソース領域及びドレイン領域、9 はエピクキンヤル成長による単結品

域のみに形成されることになる。次に、同図りに 示すようにソース形成領域及びドレイン形成領域 のシリコン基板にエピタキシャル単結晶再膜 9 を 約4000 A 成長させたのち、同図Bに示すように前 配ソース領域及びドレイン領域にヒ素 (As) をイ オン注入し、無処理を施し、後い接合 (shallow junction)をエピタキシャルーシリコン昇面から 約1500 A 以下の深さにわたり形成する。

この後第2関に示す絶縁関10を形成し、関口部を設けたのち、配線危極のアルミニウム (AI) 11を慕者して、最後に絶縁層10 (例えばPSG)を全体に被覆して本発明の実施側による半導体装置を完成させる。

この際、使用するエピタキシャルプロセスは通常使用されるものでよく、一般に選元性雰囲気中(IIa) で900 でから1200でに加熱された基板上に、シリコンを含んだガス、(例えば4塩化シリコン(SiCla)、トリクロールシラン(SiIICla)、ジクロールシラン(SiII2Cla)、等)を送ることによって基板と同一の結晶方位をもつシリコン単結

特問昭59-189677(3)

品を成長させ、容易にエピタキシャル成長海្膜層 を製作することができる。

本発明では、このエピタキシャル成最技術をソース領域、及びドレイン領域の接合部となるシリコン表面に選択して、エピクキシャル成長を行い、その後に素(As)をイオン社入することによってエピタキシャル間直下の基板内に茂い接合層を作り、抵抗を小さくする方法を提供したものである。

ェピクキシャル成長による暦9は単結晶シリコンであるので、イオン注入条件及び熱処理条件によって不純物導入深さは正確に制御でき、条件的には深い拡散層を形成するのと同等であるが、エピクキシャル層部分は横方向は絶縁物層で囲まれているので、横方向の不純物拡散はここでは生じず、実効上は極浅の接合としたのと間等となる。

例えば、シリコン表面にヒ業 (As) をイオン注 人した場合の従来の方法による実験結果の一例を 第4図Aに示す。

縦軸に不純物濃度をとり、横軸にシリコン表面 からの深さの度合を示す軸で拡散層の濃度分布を 示すと、従来の方法によると高密度化の経過寸態の関約によりどうしても拡散層の深さが3000人程度の深さになり、横方向の拡散が無視できず、短チャネル、トランジスクの形成に制限を与えてしまう。且つこの時の表面抵抗(シート抵抗Ω/凵)も約35年/□になって拡散層の抵抗が増大傾向になり、デバイスの使用回路によっては無視できなくなる。

これに比べて本発明の実施例を第4図に示す。 機軸に不能物濃度をとり、横軸に本発明のエピタキシャル成長によって形成した層からの深さの 度合を示すと、注入不純物はエピタキシャルル成長には分が分布し、エピタキシャルル成長に大部分が分布し、エピタキシャルルル 長群膜層ーシリコン界面から深さ方向1500人の深 さにソース及びドレイン検合が形成されることが なり、徒って、短チャネル、トランジスタの形成 が容易になることがわかる。最面抵抗も前記従来 のものと比べて低く、約180/口が得られた。

拡散層の抵抗が従来の方法に比べて約半減する ことが確かめられ、使用回路での動作速度等の向

上が期待できる。

前、第2図の断前図からも判るようにエピクキシャル成長部股膜9を形成した後の高さを、ゲート電板5のボリシリコンの高さとほぼ間レベルに 形成できることから、表面を平滑に仕上げることができる。

従って、これらの表面上に配線されるアルミニウム (AI) 電極11の段差による嵌線等を防止で さる特徴がある。

(6) 発明の効果

以上、詳細に説明したように、本発明による方法でもつて製作したMISトランジスタでは拡散 間の抵抗を減らすことにより、使用凹路でのスイッチング・スピードを速くすることができる。

4. 図面の簡単な説明

第1図は従来の半導体装置の製造方法を説明す


るための図、第2図は本発明の実施例の模明図、第3図は本発明の実施例の型遊工程の説明図、第4図Aは従来の製造方法で製作した場合の拡散層の不純物機度分布図の説明図である。第4図Bは本発明の実施例の拡散層の不純物機度分布図の説明図。

図面において、1半導体基板、2はフィールド・酸化収、3はゲート絶縁膜、4はソース領域、5はゲートの板、6はドレイン領域、7は浅い接合をもつソース領域、8は浅い接合をもつドレイン領域、9はエピタキシャル成長薄膜層、10は絶縁層(例えばPSG)、11は配線層(アルミニカム(A1))


代理人 弁理士 松岡宏四郎




: :





年3 0






年 2 四







第4图

